VC EG


VC EG


良く見る図だけど、基本だからねえ
 国井氏からVCEGを555を使って設計してるよ、というメールを頂いたのをヒントに僕も設計してみた。オリジナルのアイディアは国井氏。氏もダイナミックレジスタにOTAを使う方向で考えていたのだそうだが、どのOTAを使うかで悩むうちに1年が過ぎ、しびれをきらした僕が僭越ながら先行させていただいた。

EGの動作/VCポルタメント

 EG(エンベロープジェネレーター)は、キーボードを押してから離されるまで、さらに次に鍵盤が押されるまでのタイミングを電圧の変化に変えるための回路。このタイミングを細かく分析すると、キーボードが押された時が「A」、アタックのつまみで設定したタイミングが終わった時が「B」、鍵盤が離された時を「C」とし、「A-B」をアタックタイム、「B-B'」がディケイタイム、「C-C'」をリリースタイムとする。
時間だけを見ると、ディケイタイムは、アタックし切ったところからサスティーンレベルで設定した電圧に落ち着くまでの時間、リリースタイムは、鍵盤が離され、出力が0Vまで落ち着くまでの時間を意味する。 次に電圧を見てみると、動いていないときは、0V、アタックし切る電圧、サスティーンレベル、の3種類がある。動作は、各々の電圧にむかって各々のタイミングで緩やかに変化して行くような回路を考えれば良い。
3種類の電圧に切りえた電圧をボルテージコントロールドポルタメントに入力し、各々のタイミング用のコントロール電圧に切り替えてやれば、出力はADSRに成りそうだ。
このVCポルタメントはあくまでEGへのステップとして敢えてOTAを使ったものにしてスピードが速いものを考えたが、実際にボルテージコントロールポルタメントとして使うのであれば、スピードが求められない事から、CdsCellを使ったフォトカプラで実装する方が(シングルタイプのOTAが入手困難な事も大きな要因の一つだけど)現実的だそうだ。僕はブレッドボードで組み立ててみて、OTAの動作の確認をするに留まった。

レベルの設定

入力の電圧は、アタックし切る間では、10V(555のスレッショルド電圧、VCCの2/3)以上の適当な電圧、アタック期間が終わったら、サスティーンレベルで設定した電圧に。それ以外は0Vとして、3つの電圧が切り替わる。

VCPortamentの入力電位の推移
鍵盤が押されている時はU1の1,2,15ピンのユニットを使い、サスティーンレベルの電圧か、リリースの落ち着く電位(0Vね!)を切り替える。アタックタイムが終わるまでは555の3ピンの出力と、サスティーンレベルをダイオードを使ってアナログ的なOR回路で合成している。アタック期間は、555の3ピンのほうが10V(以上)、4053の15ピンから出てくるサスティーン電圧(上限は10Vという設計)なので、確実に555の3ピンの電圧が高いのでD4がオフになり、555の3ピンの電位のみがU3の14ピンにあらわれる。
0Vから、この電圧まで、ボルテージコントロールドポルタメントを通って適当なスピードで立ち上がり、出力から戻って来た電圧が、555のスレッショルドを叩くと3ピンが0Vに落ち、サスティーンレベルが結果として高くなり、D3がオフになり、サスティーン電圧のみが現れる。
R18はどちらの電圧も0V付近でD3、D4が両方オフの時、U4の14ピンが宙に浮くのを防止するためのバイアス抵抗。実際はD3、D4に漏れがあって何とか動くらしいが、回路の安定性のためには必須のようだ。
今、気が付いたけど、555のアウトプットや、サスティーンレベルを生成する電圧原の負担にならないように1Mとかなりでかめの設定だが、タイミングの生成の電圧の入力は、R8の100kで定義される事を考えると、これも100kにしたほうが、モジュール全体の整合性は自然だった!

タイミングの設定

タイミングは残りのスイッチを組み合わせて、鍵盤が押されていないときは、Q1で一度入力されたゲート信号を反転し(555のトリガーに使う)さらにQ2で反転して、入力のゲートのコピーを作り、リリースタイム用の電圧(0V)と、それ以外の時(アタックタイム用の電圧か、ディケイタイム用の電圧)のどちらかに3,4,5ピンのユニットを9ピンで切り替える。さらにこの信号が555をリセットしている。
ゲートが入っている時は、アタックタイム用の電圧か、ディケイタイム用の電圧のどちらかを切り替えるのが、U1の12,13,14ピンのユニット。アタック期間中に出る555の3ピンの出力を11ピンに入れて切り替える。こちらはトリック無し現物のみ。

アンチログ部分

Q3,Q4の周辺は、Reneさんの4069VCOのアンチログ部分の切り張り。(氏のトップページはこちら)これを通す事で、タイミングの電圧のリニアな変化をアンチログな変化に変える。VCEGの動機の一つとして、Aカーブのボリュームを使わずに済む点もある。また、PIC制御のDACと組み合わせて、音色プログラマをの一部にするような場合でも、DACの出力が他の部分と同じリニアな変化の電圧を生成するようになっていても比較的自然な操作感が期待できる。

OTAの選定

OTAには、国井氏は色々悩んだ末、虎の子のロームのBA6110(現在、ディスコンになっていて入手不可、シングルインラインパッケージのバッファ内蔵型OTA)を使うか悩んだそうだ。入手の安易なパーツのみで組み立てたいという彼のポリシーに反するこのパーツの選定は難しかったと察する。
結局彼は、BA6110を使って、鋸歯状波ノミの2VCOのワンボックスタイプ、他の追従/追試を許さない、究極の「俺様シンセ」に仕上げられたそうだ。このシンセのデモを拝聴したが、なるほど、矩形波無くてもOK!という説得力のある音を出されている。ハードシンクの機能が、かなり使いやすくなっており、これが味噌なのかも知れない。実は、かなり影響を受けた。
現在、矩形波のみのワンボックスシンセも企画されているそうだ。どんな音でも出せる魔法の楽器ではなく、楽曲の中で必要な音が出せれば十分と、シンセを使い分けるスタイルが、自作シンセの有るべき姿を象徴するようにも思える。
一方僕は、手持ちの13600を使った。1パッケージに2つ。Dual-VCEGにする事も考えたが、結局、OTAとして片側だけ使い、残りはバッファとしてつかった。ちょっともったいなかったかナ。
このチップ何度使ってもPCBデザインのなかでは使いにくい気がする。
注意点は、コントロール(1ピンと16ピン)に流せる電流は、2mAまで。これをこえるとあっと言う間壊れる。ここの電位は、-13V強程度で、グランドに落とすなら、電位差が13V。電流制限の抵抗R11は、6.5k以下だと死ぬ。とりあえず、僕の回路では10k、最大流れた時にも1.3mAまでとした。

試行錯誤

ブレッドボードで色々なバリエーションを試してみた。最初はBタイプの回路を試していたのだけど、 雑誌「トランジスタ技術」の1981年2月号で「ディジタル・プログラマの製作 ミュージック・シンセサイザをリアルタイムで使いこなそう」という記事の一部として沖田氏によってVCEGが発表されており、(同じ回路が、ロッキンF別冊エフェクタ操作術の巻末の回路図集にも収録されている)氏の回路ではサスティーンの電圧をVフォロワで受けているのを見てまねしてみた。ただ、僕の場合はスイッチを通った後ので電圧をフォローするように変更した。
有っても無くても(実験回路の)R25さえあれば問題なく動作するようにも思えたが、ポリシンセ等への展開を考えた時、複数のVCEGを動かす場合に必要なのかもしれないと思い、先人の知恵をありがたく拝借した。
ただ、PCBのサイズに可能であればいつもの名刺サイズを使いたい一方、追加のオペアンプがどうしても乗らなかったので、DualOTAの余った1発をVフォロワとして使う事にした。
完成図面のR19は、470kでは出力が低くて、アタックが掛らない。いくらアタックタイムのツマミを動かしてもアタックタイムは変化しない。ディケイとリリースのツマミでARタイプのEGとして動く。220kでアタックが掛るようになるが、安心の100kにした。
ちなみに入力が無い場合、OTAへは、リリースのツマミで設定するタイミングのの電流が出ているので、調整などにはこの電流を見ると便利かもしれない。
当初、アタックタイムが足りない、リリースタイムが短い、まさに、帯にみじかし襷に長し状態で良いポイントを見つけられなかった。長い時間をかせぐべくR9、R10を小さくしてみたり、C4を小さな値にしてみたり結構ハマった。
完成図面のR13は最初1kだったが、houshu氏から「2kでは大きすぎるはずだけど1kより大きくすることでDレンジが広がるはずだ」、アドバイス頂いて、色々な数値を試してみた。
考え方の方針としては、R11の両端の電位差の最大は13V強で、完成図面のVR1の調整で最低の電圧が変わってくる。増幅率がチビットしか変わらない領域(OTAに電流がほとんど流れない領域)をたっぷりとり、ここでリリース等の長い時間をかせぎ、13V強の電位差が出る時(入力が0V)に十分なスピードが出るようにC4を変える(小さくすれば早くなり、大きくすると長くなる)のがいいかもしれない。
このプロジェクトで最大のボンミスがVCEG実験回路、一番下の、制御電圧の生成部分。4つの電圧を生成するのにパネルがないとVRが付けられないのでトリマーを蛇の目基板に乗せて、電圧生成基板を作ったのだけどトリマーに100kを使って、これの上に47kを乗せて分圧比が2/3で15vから10V作れるつもりでいたのだけど、アンチログ回路の入力インピーダンスが100kなので、分圧比がずれ、思った電圧が出て無かった。最初にチェックするべきポイントだった。。

以上、机上での実験結果だが、これをパネルに載せて実践で使って見ると、回路定数の微妙な修整が必要かもしれない。

評価

現在評価中


ホームメイドシンセのトップページに戻る
武田のホームページに戻る

"VCEG" Copyright 2004, Motohiko Takeda, Crow Hill Laboratory
Motohiko Takeda Mail:takeda@aleph.co.jp